



차세대반도체 페스티벌
POLARIS SIF 2026

작품 부문 출품작




작 품 명	Data-Adaptive Hybrid Architecutre: CSR Format SpMV 설계 및 FPGA 기반 성능 비교 분석
출 품 자	팀 명 : SRAM 오케스트라 팀 장 : 김광민 / 중앙대학교 / 20210128 팀 원 : 김윤서 / 중앙대학교 / 20222837 팀 원 : 박상헌 / 중앙대학교 / 20214105 팀 원 : 홍동의 / 중앙대학교 / 20214290
제 출 일	2026. 1. 15

작품 개요

설계 배경 : 0 연산에 주목

- ① 거대 AI 모델의 등장과 파라미터 수 급증으로, 연산량, 메모리 사용량, 전력 소모 증가 → **경량화** 필요성
- ② 데이터의 대부분이 0인 'Sparse Matrix' 행렬 연산 시, GPU는 불필요한 0값을 연산하는 것에 **자원**을 낭비
- ③ **Pruning**(가중치를 줄여 모델의 성능을 최적화하는 기술) 중, 현업에서 많이 사용되는
Structured Pruning은 50% 이상 압축 시 **정확도** 급격히 하락(Accuracy Cliff) 문제점 존재



이를 위한, **경량화+정확도+효율적 자원 활용**을 위한 하드웨어 레벨 가속기가 필요성을 느낌

Data-Adaptive Memory Architecture – Hybrid SpMV 가속기

■ Hardware (FPGA Logic)

Pipelined MAC Unit: Latency를 최소화하기 위한 파이프라인 구조 설계

Zero-Skipping Control: 0인 데이터를 하드웨어적으로 감지, 연산 과정 Skip → Execution time 감소

최적화된 자원 사용: 단일 SRAM 자원을 공유하는 설계를 통해 FPGA Resource(LUT/BRAM) 사용 최소화

데이터 적응형 메모리 아키텍처 설계



처리할 Data의 Sparsity를 분석하여,
효율이 더 좋은 연산모드를 선택하는 Data-Adaptive chip 설계

작품 개요


1. 데이터 적응형 메모리 아키텍처 설계 : 데이터의 희소도(Sparsity)에 따라, 연산 mode를 변경하는 하이브리드 아키텍처

■ CSR format?


1	7			
5		3	9	
	2	8		
			6	

Row pointer	0	2	5	7	8			
Column Index	0	1	0	2	3	1	2	3
Value	1	7	5	3	9	2	8	6

- 가중치가 0인 불필요한 데이터를 생략하여 '0이 아닌 유효 데이터'만의 값 / 위치를 저장
- 유효 데이터만 연산하여 연산량 감소
- 유효 데이터만 메모리로부터 읽어옴
 - 동일한 대역폭 내에서 더 많은 값 전달 가능
 - 병목의 원인 Memory Wall 문제 해결




Sparse matrix



row pointer6	value6	column6
row pointer5	value5	column5
row pointer4	value4	column4
row pointer3	value3	column3
row pointer2	value2	column2
row pointer1	value1	column1

Sparse mode(CSR matrix인 경우)

- Sparse matrix의 'column index'와 'value'의 개수가 일치하는 특성 이용
- 3개의 독립 메모리 대신, 하나의 메모리 내에 배치
- 요구되는 메모리 감축 (3개 → 2개)



Dense matrix

row-pointer6	num2	num1
row-pointer5	num2	num1
row-pointer4	num2	num1
row-pointer3	num2	num1
row-pointer2	num2	num1
row-pointer1	num2	num1

*사용x

Dense mode (dense matrix인 경우)

- < Sparse mode > 에서 value와 colum을 담은 [Data_mem]을 재할당하여 사용
- [Ptr_mem]은 사용하지 않음

작품 설명

2. Sparsity detection을 통한 연산 모드 결정

■ MLP Model Pruning & Sparsity Analysis

- Host PC(Python) 환경에서 MNIST 손글씨 이미지를 분류하는 MLP 모델 학습 및 pruning
- 모델의 가중치 행렬 Matrix A(32bits x 32bits)와 입력 벡터 Vector B(32bits)를 추출
- Matrix A의 Zero와 Non-zero 비율, 즉 Sparsity를 분석

■ Dynamic Mode Selection (i_mode)

- Sparsity 분석 결과에 따라, 하드웨어 가속 모드 결정



- [**High Sparsity** (More than 50% sparsity) → CSR mode 선택
- [**Low Sparsity** (Less than 50% sparsity) → Dense mode 선택

- 결정된 모드에 따라 FPGA 제어 신호 **i_mode** (0 or 1)를 생성하여, 데이터 패킷 헤더에 포함

■ Format Conversion & Transmission



- 결정된 모드에 맞게 데이터 구조 변환 후, UART 통신 수행

- [**Dense** → 전체 행렬 데이터 전송.
- [**CSR** → 유효 데이터(Value, Col_idx)와 Row Pointer만 추출하여 압축 전송



작품 설명

3. SpMV 연산 유닛 설계



■ 하드웨어 아키텍처 구조

- **Memory 영역**: ptr_mem, Data_mem, Dense_mem으로 구성
- **Control 영역**: 비교기(CMP)로 행의 시작과 끝을 확인하고, 데이터 개수(r_cnt)를 통해 연산 종료 시점을 확인
- **MAC 영역**: 메모리에서 읽어온 값들을 행렬곱한 뒤, 누산을 통해 최종 결과값을 산출

■ state 's_branch' 에서의 분기를 통한 연산 최적화

- : **Diff**를 통해, 해당 행(row)에 존재하는 유효 데이터(nonzero value)의 개수를 파악
- **Diff = 0**: 연산할 유효 데이터가 없으므로, 즉시 S_branch 로 복귀
 - **Diff = 1**: 연산할 유효 데이터가 1개이므로, MAC 연산 1회 수행 후 복귀
 - **Diff > 1**: 남은 데이터(cnt_reg)의 MAC 연산을 끝낼 때까지 cnt_reg 줄여가며, 연속적 누산 수행

작품 설명

4. UART 통신 프로토콜 설계

Digilent Basys 3 Artix-7 FPGA (XC7A35T-1CPG236C)

Header(8bit)	CMD(4bit)	ID(4bit)	Data length(8bit)	Data length(8bit)	Data ...
--------------	-----------	----------	-------------------	-------------------	----------

Header(8bit)

- 0xAA 고정
- 패킷 시작을 나타내는 동기화 코드

CMD(4bit)

- 동작 상태를 결정하는 command 코드
- write, read, start, echo


target ID(4bit)

- 1 = ptr : CSR 포맷의 Row pointer 배열
- 2 = csr data : CSR format
- 3 = dense : 연산 대상인 Input Matrix A
- 4 = result : 연산 결과값

data length(2byte)

data : data length 만큼 data 전송

5. 검증 수행




- 실제 학습된 모델의 가중치에 Pruning을 적용하여 불필요한 정보를 제거. 이때, 정확도에서 손실이 나지 않는 '최대 Sparsity 환경'을 구축

- 가변적인 조건에서의 테스트

- ① Matrix의 Sparsity 레벨 10% ~ 90%
- ② 데이터 크기를 파라미터화

✓ 모든 동작 조건에서 데이터 무결성을 유지

✓ 기존 대비 비약적인 연산속도 향상 확인




작품 설명

Performance Analysis : Proposed Hybrid model vs Dense + CSR

Matrix의 Sparsity가 10%에서 90%로 증가함에 따라, 기존 Dense 구조와 제안된 Hybrid 구조의 Clock Cycles을 비교 분석

1. Execution time 분석



Sparsity	10%	20%	30%	40%	50%	60%	70%	80%	90%
CSR	918	818	713	614	513	409	309	208	105
Dense	516	516	516	516	516	516	516	516	516
Hybrid	516	516	516	516	513	409	309	208	105

1) Sparsity [10%~40%] 구간

Non-zero elements가 많아 Hybrid 구조의 인덱싱 오버헤드로 인해 Dense 구조가 더 빠른 성능을 보임.

2) Sparsity 50% 시점

Hybrid 구조의 연산 시간은 513 CLK로 측정되어, Dense 구조의 516 CLK보다 소폭 감소하며 성능이 역전되기 시작.

3) Sparsity [60% 이상] 구간

Sparsity가 높아질수록 Hybrid 구조의 Zero-skipping 효율이 극대화되며 **성능 격차가 급격히 벌어진다.**

→ 검증 결과, [Sparsity 50% 구간]이 두 아키텍처의 성능이 역전되는 중요한 분기점임을 확인

High Sparsity(90%) 상황에서의 성능 이득:

Hybrid 구조는 105 CLK만을 소모하여, 516 CLK가 소요된 Dense 구조 대비 약 4.9배의 연산 속도 향상을 달성 (목표 달성)

작품 설명

2. Resource 분석

		Dense	CSR	Dense + CSR	Hybrid (Proposed)
FPGA resource	LUT	496	488	984	737
	FF	341	344	685	448
	BRAM	2.50	2.50	5.00	2.50

- ✓ 설계한 Hybrid 설계가 Dense + CSR 설계보다 **LUT는 0.74배**, **FF는 0.65배** 사용하는 것을 확인
- ✓ Hybrid model은 **단일 SRAM을 공유**하도록 설계하여 Resource 측면에서 효율성을 증명

3. Conclusion

- ✓ 본 설계를 통해 기존 Dense, Structured Foramt 대비 90% Sparsity 기준 **최대 4.9배의 연산 가속**을 달성
- ✓ 또한 이러한 성능 향상이 FPGA 전체 리소스의 LUT 0.74배, FF 0.65배 만을 사용하여 경량화된 하드웨어 구조임을 증명

제안된 Hybrid 구조는 데이터의 **Sparsity가 50%를 초과하는 시점부터 Dense 구조 대비 명확한 성능 우위**를 보임. 이는 해당 구조가 Sparse Matrix Multiplication에 최적화되어 있으며, nonzero가 많은 실제 현업 응용 환경에서 연산 효율성을 크게 개선할 수 있음을 시사함.

공학적 파급 효과

1. Unstructured Pruning의 하드웨어적 수용 및 초고압축 실현

- ✓ 기존 GPU 친화적인 Structured Pruning이 갖는 압축률의 한계(약 50%)를 극복
→ 90% 이상의 Sparsity 환경에서도 모델의 **정확도 손실없는 연산 가능**

 압축률과 정확도를 동시 확보

2. 메모리 memory wall 해결

- ✓ 유효 데이터(non-zero)만을 선별 전송하는 CSR 변환을 통해,
AI 가속의 최대 저해요소인 **데이터 전송 부하를 획기적 절감**
- ✓ 불필요한 메모리 접근 필요없어 시스템 Dynamic Power 소모 절감, 에너지 효율 극대화

 병목현상 개선

3. GPU의 한계를 보완하는 FPGA 전용 가속기

- * GPU의 한계: 불규칙적 인덱싱이 사용되는 sparse matrix 연산에 비효율적
- ✓ **높은 자유도를 가진 pruning을 가능하게** 하여, 고희소성 연산이 필요한 AI 모델에 최적화

 기존 설계적 제약 극복

미래적 가치

현재 AI 모델이 요구하는 파라미터가 급증하고, 반도체 공정의 미세화가 진행됨에 따라, 이를 뒷받침할 성능의 하드웨어가 필수적인 상황

본 제안의 **Sparsity-adaptive 구조**를 적용할 경우,
연산 성능 및 효율성이 기하급수적으로 향상될 것으로 기대

기술적 가치

기존 Structured Sparsity의 성능 제약을 극복하고,
알고리즘과 하드웨어 간의 최적화 공백을 해소한 전용 아키텍처

이는 경량화 알고리즘의 이점을
하드웨어 수준에서 손실 없이 구현하는 차세대 연산 가속 기술

시연품 제작비용

품목	가격	비고
FPGA BOARD Digilent Basys 3 Artix-7 FPGA (XC7A35T-1CPG236C)	323,378원	중앙동아리 CECOM FPGA 대여 
합계	0원	